Title | Heterogene Hardware im Maschinellen Lernen |
---|---|
Description |
Heterogene Hardware im Maschinellen Lernen Selbstfahrende Autos, Film- und Einkaufsvorschläge, sowie automatisierte Haussteuerungen sind heute keine Seltenheit mehr. Maschinelles Lernen spielt hier eine wesentliche Rolle, um aus erhobenen Daten schließlich sinnvolle Informationen für mögliche Anwendung zu extrahieren. Selbst modernste Hardware wird durch die Komplexität Maschineller Lernalgorithmen, sowie die schiere Datenmenge schnell an ihre Grenzen gebracht. Um dennoch eine Analyse der Daten zu ermöglichen wird daher vermehrt auf Methoden des High Performance Computing, wie z.B: der Verbindung aus klassischen CPUs, sowie GPUs und Field Programmable Gate Arrays (FPGAs) gesetzt. Hieraus ergeben sich nun diverese Interessant Abschlussarbeiten:
FPGAs als Co-Prozessor für Deep Learning: Wesentlicher Bestandteil jedes Lernalgorithmus ist die Optimierung einer Zielfunktion. Bei großen Modellen, wie man sie z.B. beim Deep Learning findet, ist die Auswertung und Optimierung dieser Zielfunktion mit einem klassischen Gradientenabstieg teuer. Als Alternative sollen hier evolutionäre Ansätze betrachtet werden, welche sich aufgrund ihrer Einfachheit gut für FPGAs eignen. Konkret soll die Arbeit einen evolutionären Ansatz, wie z.B. Evolutionary Strategies zur Optimierung einer Zielfunktion bzw. eines Neuronalen Netzes auf einem FPGA implementieren und anschließend gegen einen klassischen Gradientenabstieg vergleichen.
FPGAs als dynamischer Co-Prozessor: FPGAs bieten die Möglichkeit ihre Funktionalität zur Laufzeit zu ändern. Damit kann also die Hardware während einer laufenden Berechnung geändert werden. Dies eröffnet die Möglichkeit, Hardware auf die aktuellen Bedürfnisse des Betriebssystems bzw. der laufenden Programme anzupassen. Ziel der Arbeit ist es zunächst eine einheitliche Schnittstelle für diese Rekonfiguration zu schaffen, sodass Programmierer einfacher von dieser profitieren können. Anschließend kann diese Schnittstelle im Kontext des Maschinellen Lernen, wie z.B. bei der dynamischen Rekonfiguration von einzelnen Layern eines Neuronalen Netztes evaluiert werden.
FPGAs als Co-Prozessor für Routinganfragen: Die Berechnung von kürzesten Wegen in Graphen für klassische Transportmittel wie dem Auto ist bereits ein weit erforschtes Thema. Möchte man jedoch multimodale Routinganfragen, d.h. Anfragen mit mehreren Transportmitteln wie z.B. Auto, Bus, Bahn, Fahrrad oder zu Fuß unterstützen, so müssen Routinganfragen auf vielen verschiedenen Graphstrukturen durchgeführt werden. Klassische Verfahren benötigen hier viel Rechenzeit, sodass FPGAs eine willkommene Alternative sind. Die geplante Arbeit soll klassische Routingalgorithmen zur Anwendung auf FPGAs evaluieren und passenden umsetzen. Anschließend sollen kürzeste Wege für einzelnen Städte vorberechnet und in einer entsprechenden Datenbank abgelegt werden, sodass diese dann für OpenStreet Map verfügbar sind. |
Second Tutor | Buschjäger, Sebastian |
Status | Vorgemerkt |
---|